المؤلفون: Sazeides, Yiannakis, Bramnik, Arkady, Gabor, Ron, Canal Corretger, Ramon

المساهمون: Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors, Universitat Politècnica de Catalunya. CRAAX - Centre de Recerca d'Arquitectures Avançades de Xarxes

مصطلحات موضوعية: Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors, Integrated circuits -- Reliability, Fault-tolerant computing, Reliability, Testing and fault-tolerance, Memory design, Error-checking, Circuits integrats -- Fiabilitat, Tolerància als errors (Informàtica)

وصف الملف: 13 p.; application/pdf

العلاقة: https://ieeexplore.ieee.org/document/9694499Test; Sazeides, Y. [et al.]. A Real-Time Error Detection (RTD) architecture and its use for reliability and post-silicon validation for F/F based memory arrays. "IEEE transactions on emerging topics in computing", 1 Abril 2022, vol. 10, núm. 2, p. 524-536.; http://hdl.handle.net/2117/384274Test

الإتاحة: https://doi.org/10.1109/TETC.2022.3141486Test
http://hdl.handle.net/2117/384274Test

المؤلفون: Amat Bertran, Esteve, Canal Corretger, Ramon, Rubio Sola, Jose Antonio

المساهمون: Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors, Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica, Universitat Politècnica de Catalunya. VIRTUOS - Virtualisation and Operating Systems, Universitat Politècnica de Catalunya. HIPICS - Grup de Circuits i Sistemes Integrats d'Altes Prestacions

مصطلحات موضوعية: Àrees temàtiques de la UPC::Enginyeria electrònica::Microelectrònica::Circuits integrats, Integrated circuits -- Reliability, DRAM, FinFET, Gain-cells, SRAM, Dynamic random access storage, Systems analysis, Advanced technology, Memory cell, Non destructive, Read operation, Reliability problems, Subthreshold, Static random access storage, Circuits integrats -- Fiabilitat

وصف الملف: 4 p.

العلاقة: https://ieeexplore.ieee.org/document/8474151Test; info:eu-repo/grantAgreement/MINECO/1PE/TEC2013-45638-C3-2-R; info:eu-repo/grantAgreement/MINECO/1PE/TEC2016-75151-C3-2-R; Amat, E., Canal, R., Rubio, A. Modem gain-cell memories in advanced technologies. A: IEEE International Symposium on On-Line Testing and Robust System Design. "2018 IEEE 24th International Symposium on On-Line Testing and Robust System Design, (IOLTS 2018): 2–4 July 2018, Spain". Institute of Electrical and Electronics Engineers (IEEE), 2018, p. 65-68.; http://hdl.handle.net/2117/125975Test

الإتاحة: https://doi.org/10.1109/IOLTS.2018.8474151Test
http://hdl.handle.net/2117/125975Test

المؤلفون: Yiannakis Sazeides, Arkady Bramnik, Ron Gabor, Ramon Canal

المساهمون: Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors, Universitat Politècnica de Catalunya. CRAAX - Centre de Recerca d'Arquitectures Avançades de Xarxes

المصدر: IEEE Transactions on Emerging Topics in Computing. 10:524-536

مصطلحات موضوعية: Human-Computer Interaction, Tolerància als errors (Informàtica), Circuits integrats -- Fiabilitat, Error-checking, Computer Science (miscellaneous), Memory design, Fault-tolerant computing, Integrated circuits -- Reliability, Reliability, Informàtica::Arquitectura de computadors [Àrees temàtiques de la UPC], Testing and fault-tolerance, Computer Science Applications, Information Systems

وصف الملف: application/pdf

الوصول الحر: https://explore.openaire.eu/search/publication?articleId=doi_dedup___::6b59bca38331ff8331d6f53cb3980c61Test
https://doi.org/10.1109/tetc.2022.3141486Test

المؤلفون: Machado, Lucas, Roca Pérez, Antoni, Cortadella, Jordi

المساهمون: Universitat Politècnica de Catalunya. Departament de Ciències de la Computació, Universitat Politècnica de Catalunya. ALBCOM - Algorismia, Bioinformàtica, Complexitat i Mètodes Formals

مصطلحات موضوعية: Àrees temàtiques de la UPC::Enginyeria electrònica::Microelectrònica::Circuits integrats, Integrated circuits -- Design and construction, Integrated circuits -- Reliability, Ring oscillators, Voltage noise, Adaptive clocking, Power delivery network, Multiple clock domains, Circuits integrats -- Disseny i construcció, Circuits integrats -- Fiabilitat

وصف الملف: 11 p.

العلاقة: https://ieeexplore.ieee.org/document/8684773Test; info:eu-repo/grantAgreement/AEI/TIN2017-86727-C2-1-R; info:eu-repo/grantAgreement/AGAUR/2017 SGR 786; Machado, L.; Roca, A.; Cortadella, J. Robustness to voltage noise with ring oscillator clocks. "IEEE transactions on nanotechnology", Abril 2019, vol. 18, p. 374-384.; http://hdl.handle.net/2117/133766Test

الإتاحة: https://doi.org/10.1109/TNANO.2019.2908946Test
http://hdl.handle.net/2117/133766Test

المؤلفون: Kaliorakis, Manolis, Gizopoulos, Dimitris, Canal Corretger, Ramon, González Colás, Antonio María

المساهمون: Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors, Universitat Politècnica de Catalunya. ARCO - Microarquitectura i Compiladors

مصطلحات موضوعية: Àrees temàtiques de la UPC::Enginyeria electrònica::Microelectrònica, Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors, Microprocessors -- Design and construction, Logic design, Integrated circuits -- Reliability, Microarchitecture level reliability estimation, Architectural vulnerability factor, Fault injection, Transient faults, Microprocessadors -- Disseny i construcció, Estructura lògica, Circuits integrats -- Fiabilitat

وصف الملف: 14 p.

العلاقة: https://dl.acm.org/citation.cfm?id=3080225Test; Kaliorakis, M., Gizopoulos, D., Canal, R., González, A. MeRLiN: Exploiting dynamic instruction behavior for fast and accurate microarchitecture level reliability assessment. A: International Symposium on Computer Architecture. "ISCA '17: Proceedings of the 44th Annual International Symposium on Computer Architecture". Toronto, ON: Association for Computing Machinery (ACM), 2017, p. 241-254.; http://hdl.handle.net/2117/113966Test

الإتاحة: https://doi.org/10.1145/3140659.3080225Test
http://hdl.handle.net/2117/113966Test

المؤلفون: Cortadella, Jordi, Lavagno, Luciano, López Muñoz, Pedro, Lupon Navazo, Marc, Moreno Vega, Alberto, Roca Pérez, Antoni, Sapatnekar, Sachin S.

المساهمون: Universitat Politècnica de Catalunya. Departament de Ciències de la Computació, Universitat Politècnica de Catalunya. ALBCOM - Algorismia, Bioinformàtica, Complexitat i Mètodes Formals

مصطلحات موضوعية: Àrees temàtiques de la UPC::Enginyeria electrònica::Microelectrònica, Nanoelectronics, Integrated circuits -- Reliability, Clocks, Oscillators, Performance evaluation, Power aware computing, Thermal management (packaging), Timing jitter, Nanoelectrònica, Circuits integrats -- Fiabilitat

وصف الملف: 8 p.

العلاقة: http://ieeexplore.ieee.org/xpl/articleDetails.jsp?arnumber=7357159Test; Cortadella, J., Lavagno, L., López, P., Lupon, M., Moreno, A., Roca, A., Sapatnekar, S. Reactive clocks with variability-tracking jitter. A: IEEE International Conference on Computer Design. "Proceedings of the 33rd IEEE International Conference on Computer Design (ICCD): 18-21 October 2015, New York City, USA". New York: Institute of Electrical and Electronics Engineers (IEEE), 2015, p. 511-518.; http://hdl.handle.net/2117/85192Test

الإتاحة: https://doi.org/10.1109/ICCD.2015.7357159Test
http://hdl.handle.net/2117/85192Test

المؤلفون: Jain, Palkesh, Sapatnekar, Sachin S., Cortadella, Jordi

المساهمون: Universitat Politècnica de Catalunya. Departament de Ciències de la Computació, Universitat Politècnica de Catalunya. ALBCOM - Algorismia, Bioinformàtica, Complexitat i Mètodes Formals

مصطلحات موضوعية: Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors, Integrated circuits -- Reliability, Integrated circuits -- Design and construction, Computer aided design, Design, Embedded systems, System-on-chip, Clock gating, Complex effects, Design verification, Failure rate, On the flies, Reliability constraints, Retargetable, Switching rates, Circuits integrats -- Fiabilitat, Circuits integrats -- Disseny i construcció

وصف الملف: 6 p.

العلاقة: http://ieeexplore.ieee.org/xpl/articleDetails.jsp?arnumber=7059029Test; Jain, P., Sapatnekar, S., Cortadella, J. A retargetable and accurate methodology for logic-IP-internal electromigration assessment. A: Asia and South Pacific Design Automation Conference. "2015 20th Asia and South Pacific Design Automation Conference (ASP-DAC)". Chiba: 2015, p. 346-351.; http://hdl.handle.net/2117/76990Test

الإتاحة: https://doi.org/10.1109/ASPDAC.2015.7059029Test
http://hdl.handle.net/2117/76990Test

المؤلفون: Ferrerón, Alexandra, Suárez Gracia, Darío, Alastruey, Jesús, Monreal Arnal, Teresa, Viñals Yufera, Víctor

المساهمون: Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors, Universitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions

مصطلحات موضوعية: Àrees temàtiques de la UPC::Enginyeria electrònica::Microelectrònica::Circuits integrats, Microprocessors, Integrated circuits -- Reliability, Coherence, Energy consumption, Protocols, SRAM cells, Threshold voltage, Voltage control, Microprocessadors, Circuits integrats -- Fiabilitat

وصف الملف: 8 p.

العلاقة: http://ieeexplore.ieee.org/xpl/articleDetails.jsp?reload=true&arnumber=6970670&punumber%3D6967884%26sortType%3Dasc_p_Sequence%26filter%3DAND%28p_IS_Number%3A6970630%29%26pageNumber%3D2Test; Ferrerón, A. [et al.]. Block disabling characterization and improvements in CMPs operating at ultra-low voltages. A: International Symposium on Computer Architecture and High Performance Computing. "IEEE 26th International Symposium on Computer Architecture and High Performance Computing: 22–24 October 2014: Paris, France: proceedings". París: Institute of Electrical and Electronics Engineers (IEEE), 2014, p. 238-245.; http://hdl.handle.net/2117/25094Test

الإتاحة: https://doi.org/10.1109/SBAC-PAD.2014.12Test
http://hdl.handle.net/2117/25094Test

المؤلفون: Abella Ferrer, Jaume, Vera Rivera, Francisco Javier, Unsal, Osman Sabri, Ergin, Oguz, González Colás, Antonio María

المساهمون: Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors, Universitat Politècnica de Catalunya. ARCO - Microarquitectura i Compiladors

مصطلحات موضوعية: Àrees temàtiques de la UPC::Enginyeria electrònica::Circuits electrònics, Integrated circuits -- Reliability, Microprocessors, Fuses, Degradation, Adders, Computer crashes, Transistors, Protection, Circuits, Hardware, Wires, Temperature, Circuits integrats -- Fiabilitat, Microprocessadors

وصف الملف: 8 p.

العلاقة: http://ieeexplore.ieee.org/document/4274815Test/; Abella, J., Vera, X., Unsal, O., Ergin, O., González, A. Fuse: A technique to anticipate failures due to degradation in ALUs. A: IEEE International On-Line Testing Symposium. "IOLTS 2007: 13th IEEE International On-Line Testing Symposium: Heraklion, Crete, Greece 8–11 July 2007: proceedings". Hersonissos-Heraklion, Crete: Institute of Electrical and Electronics Engineers (IEEE), 2007, p. 15-22.; http://hdl.handle.net/2117/96791Test

الإتاحة: https://doi.org/10.1109/IOLTS.2007.34Test
http://hdl.handle.net/2117/96791Test

المؤلفون: Abella Ferrer, Jaume, Vera Rivera, Francisco Javier, González Colás, Antonio María

المساهمون: Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors, Universitat Politècnica de Catalunya. ARCO - Microarquitectura i Compiladors

مصطلحات موضوعية: Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors, Integrated circuits -- Reliability, Reduced degradation, Penelope, NBTI-aware processor, Negative bias temperature instability, PMOS transistors, Combinational blocks, Storage blocks, Circuits integrats -- Fiabilitat

وصف الملف: 12 p.

العلاقة: http://ieeexplore.ieee.org/document/4408247Test/; Abella, J., Vera, X., González, A. Penelope: The NBTI-aware processor. A: Annual IEEE/ACM International Symposium on Microarchitecture. "Proceedings of the 40th Annual IEEE/ACM International Symposium on Microarchitecture". Chicago, IL: IEEE Computer Society, 2007, p. 85-96.; 0-7695-3047-8; http://hdl.handle.net/2117/101308Test

الإتاحة: https://doi.org/10.1109/MICRO.2007.11Test
http://hdl.handle.net/2117/101308Test